Panther Lake 拆解详解英特尔 18A 工艺——台积电在晶体管密度方面仍居领先地位

SemiAnalysis 对英特尔的 Core Ultra 7 365（Panther Lake）处理器进行了深入剖析，首次独立揭示了芯片内部结构以及英特尔迄今为止最先进的芯片制造技术。 该分析重点关注英特尔的 18A 工艺，包括其新的晶体管设计和背面供电系统——该公司认为这两项技术是其制造业务重振的关键。

关键发现是，英特尔已成功将这两项技术整合到一款真正的消费级芯片中。但拆解分析还表明，18A工艺在逻辑密度方面大致与台积电的N3E工艺相当。 不过，“18A”和“N3E”这两个名称不应被理解为分别代表1.8纳米和3纳米的实际物理尺寸：它们是工艺节点标识，而非可直接比较的测量值。

Panther Lake 是英特尔首款采用 RibbonFET 晶体管的消费级处理器，这是该公司对全栅极（GAA）技术的实现方案。与旧款 FinFET 设计中电流通过狭窄的垂直“鳍片”不同，RibbonFET 采用四层堆叠的水平硅片。 晶体管栅极环绕着每片硅片，这使英特尔能够更精确地控制流经晶体管的电流，并有助于减少漏电。

另一项重大变化是 PowerVia，这是英特尔实现的背面供电系统。在传统处理器中，电源和数据信号通过晶体管上方的金属布线层传输。 PowerVia 将大部分供电网络移至芯片的另一侧，即晶体管层下方。这释放了正面布线空间用于信号传输，并实现了更短、更宽的供电路径，有望降低电气电阻，并为芯片中要求最苛刻的模块提升电压稳定性。

此次拆解中最引人注目的发现之一是晶体管密度，这让我们对 18A 的竞争地位有了更审慎的看法。SemiAnalysis 测量了 Panther Lake 的 18A 计算逻辑，发现其密度与台积电 N3E 工艺制造的 GPU 逻辑大致相当。 对于近年来在先进制造工艺方面落后于主要代工巨头的英特尔而言，这是一个重要的成果。不过，SemiAnalysis指出，在峰值密度方面，18A工艺并未领先于台积电的新型N3P和N2工艺节点，也未领先于三星的SF2工艺。

这一点至关重要，因为晶体管密度仍是衡量制造节点潜在成本和缩放优势的最直观指标之一。英特尔的方案或许仍在功耗控制、布线灵活性和性能方面具有优势，但这并不意味着其逻辑面积必然能达到最小。

该分析还展示了英特尔如何利用微芯片和先进封装技术，将不同的工艺技术整合到单一产品中。该处理器采用 Foveros-S 封装技术，在被动硅基板上整合了独立的计算、GPU 和 I/O 模块。 计算模块基于英特尔18A工艺制造，而GPU则有两个版本：一个是基于英特尔3工艺制造的四核Xe3模块，另一个是台积电采用N3E工艺制造的更大尺寸的12核版本。I/O模块同样由台积电制造，采用其较早的N6工艺。

SemiAnalysis 还发现计算单元内部也发生了显著变化。 拆解结果表明，Panther Lake 的 CPU 架构属于演进而非彻底重构。其 Cougar Cove 性能核心的面积与上一代 Lunar Lake 所采用的 Lion Cove 核心相差无几，尽管每个核心的 L2 缓存容量已从 2.5 MB 提升至 3 MB。 SemiAnalysis 估计，在面积相近的核心区域内，Cougar Cove 核心集成了多出 20% 的 L2 缓存。与此同时，四核 Darkmont LP E-core 集群的面积比其前代产品缩小了约 5%。

此次拆解还揭示了英特尔针对其AI加速器进行的一次以效率为导向的重新设计。据称，Panther Lake的NPU 5在保持相同INT8 MAC总数的同时，其占用面积比Lunar Lake的NPU 4减少了36.9%。 英特尔将处理任务整合到数量更少、规模更大的神经网络计算引擎中，并将暂存内存和 SHAVE DSP 的数量从 12 个减少到 6 个。NPU 5 还增加了对原生 FP8 的支持，这是一种低精度数据格式，在 AI 推理中应用日益广泛。

在 GPU 方面还有另一个有趣的对比。基于 Intel 3 工艺的 GT1 模块中的一个 Xe3 核心，其面积比基于 12 核 N3E 工艺的 GT2 模块中的同类核心大约大 55%。 简而言之，英特尔的自有工艺虽然能够制造该GPU，但台积电的N3E工艺使英特尔能够在相同的硅片面积上集成出数量显著更多的图形硬件。

《SemiAnalysis》的报告并未将Panther Lake视为英特尔已重新获得决定性工艺领先地位的证明。 相反，该报告显示该公司在技术上取得了一项重要成就：将新的晶体管和供电方法应用到了商用PC芯片中。但18A工艺尚未证明它能让英特尔在性能、能效和制造成本方面对台积电保持持久的优势。