拆解显示，华为 Kirin 9050 Pro 的 SoC 采用类似 3D V-Cache 的堆叠设计，表现令人印象深刻。

Geekerwan 发布了对华为麒麟 9050 Pro 的拆解报告，这款 SoC 搭载于 Mate 90 Pro Max。该频道请实验室将芯片切片剖开，并以 3D 方式重建其内部结构，展示华为首款 LogicFolding 芯片的工作原理。

传统 SoC 由基板、金属层和顶部的一层逻辑层构成。Kirin 9050 Pro 则采用两颗芯片裸片堆叠，并通过铜对铜混合键合连接，从而连通它们的金属层。计算裸片采用 SMIC N+3 工艺制造（大致比其他代工厂的 6 nm 级节点先进一个档次）。承载缓存、I/O 接口和 PLL 的次级裸片采用 SMIC N+2 工艺制造（大致相当于台积电 N6）。华为和 SMIC 均未直接确认这些节点。

电源和信号通过硅通孔 (TSV) 传输至两颗裸片。Geekerwan 统计，这些通孔约有 80,000 个，用于连接芯片与基板。它们穿过下层裸片抵达上层裸片，其禁布区约占底部裸片可用面积的 8%。

这一概念类似 AMD 的 3D V-Cache，即将缓存置于单独的键合裸片上。这里的混合键合连接密度要高得多，因此应能缩短执行单元与缓存之间的路径并降低延迟。

华为的 LogicFolding 并非简单地把完整模块分别放在某一颗裸片上。每个主要模块都横跨两颗裸片，这一点可以从 Kurnal 的芯片裸片照片中看到。在大核中，大多数执行单元位于顶层裸片，而 L1 和 L2 缓存则位于底层裸片，正好在加载/存储单元下方。GPU、ISP、NPU 和调制解调器也采用相同布局。更短的互连有望降低延迟，并使芯片在相同频率下以更低电压运行。缓存、I/O 接口和 PLL 放在底层裸片上，因为它们发热较少，对制程的敏感度也较低。计算模块则放在顶层裸片上，因为那里散热效果更好。

NPU 是最大的升级。两个芯片裸片的 NPU 总面积比 9030 Pro 大 150%。Geekerwan 测得其 INT8 吞吐量为 68 TOPS，搭配一个 30 亿参数模型时，预填充性能提升了三倍。

搭载该芯片的手机支持在设备端运行 30B-A2B 混合专家模型（共 300 亿参数，每次激活 20 亿参数）。它可处理离线照片整理和编辑建议，并为华为 AI 助手提供支持；编辑功能则搭配一个 60 亿参数的多模态模型。相比之下，Apple 使用的是一个设备端 20B-A4B 模型。所有 Kirin 9050 Pro 手机都配备 16 GB RAM，因此华为能将更大的模型保留在高速内存中。NPU 的性能仍落后于最新竞品，因此与 Apple 的方案相比，华为仅激活了较小比例的参数。

在游戏测试中，Geekerwan 表示，Huawei Mate 90 Pro Max 在《原神》中的性能胜过部分Snapdragon 8 Elite Gen 5手机，与搭载Snapdragon 8 Elite Extreme Gen 6和Apple A19 Pro的手机相比也仅略逊一筹。在《鸣潮》中，这款芯片的排名高于搭载Dimensity 9500的手机。在《异环》中，它的表现几乎可以媲美搭载Dimensity 9500和Snapdragon 8 Elite的安卓手机，不过这些安卓设备的运行分辨率略高。

不过，测试结果很大程度上取决于针对 HarmonyOS 移植的游戏。通过翻译层运行的游戏（如《明日方舟：终末地》）效率较低，帧率也更低。