沉积技术的突破促成了 120 层高密度 3D DRAM 的开发

imec 和根特大学的研究人员在演示了一种在 300 毫米晶圆上生长 120 层硅和硅锗交替层的方法。在 300 毫米晶片上交替生长 120 层硅和硅锗的方法，以支持三维 DRAM 的开发。每个堆叠层包括约 65 纳米的硅和 10 纳米的硅锗，其中锗的含量为 20%，重复 120 次。内部晶圆保持完全应变，这对器件的良率非常重要。大多数错位出现在晶片边缘附近，因为斜面有利于松弛。

创建这些通道需要可以选择性蚀刻的硅锗层，这也是他们选择 20% 锗成分的原因。研究小组的研究结果表明，在量产尺寸的晶片上建立 100 层以上的双层层是可行的，这样就能实现更高的存储器密度。

为了实现这一目标，研究小组调整了工艺，以保持界面清晰，限制层间混合，同时仍然保持良好的吞吐量。他们在 ASM Intrepid 工具中使用减压 CVD，在约 675 摄氏度的温度下用硅烷生长硅，用二氯硅烷和锗烷生长硅锗。二次离子质谱法比较了正常堆栈和热堆栈，热堆栈需要额外 60 层。锗的分布情况相符，这表明在这些条件下硅和硅锗之间的混合非常少。

管理缺陷也至关重要。高分辨率 X 射线衍射和横截面 TEM 显示，晶片内部的超晶格保持完全应变，没有发现穿线位错。虽然硅锗的总厚度约为 1.2 微米，大大超过了单层的通常临界厚度，但多层设计和清洁生长使其保持稳定。在边缘附近应变松弛的地方，作者将其归因于斜面效应，并建议通过降低锗含量或添加少量碳来减少晶格失配。他们还监测了晶片的弯曲情况，并在必要时在保护正面后，在背面施加压缩氮化层。

层沉积过程中的均匀性挑战是该团队的重点。论文将层厚度的变化和厚堆栈的不均匀性与反应器石英管上不需要的堆积物造成的温度变化联系起来，后者影响了灯对炉室的加热方式。一种对石英管进行主动温度控制的新型工具减少了这种漂移，提高了层间的侧向均匀性和一致性。相比之下，经过优化的单层运行的厚度变化在 1.3% 以下，而非常厚的盖结构则增加到 1.8%，其中边缘最为敏感。分析报告显示，界面厚度约为几个纳米，叠层底部界面约为 ~2.6-2.9 纳米，较高处的过渡更明显，这与所选温度和化学性质下偏析和相互扩散减少一致。这些显微镜结果与 X 射线卫星峰一致，这些卫星峰与基底峰保持良好分辨和垂直对齐，这是连贯、应变超晶格的另一个指标。